반도체 산업의 중심축이 2차원에서 3차원으로 이동하고 있다. 여러 개의 DRAM 다이를 수직으로 연결한 HBM은 인공지능 반도체의 핵심 부품이 되었고, 3D NAND는 수백 개의 메모리층을 쌓는 단계에 이르렀다. 이제 질문은 얼마나 높이 쌓을 것인가에 그치지 않는다. HBM과 3D NAND 다음에는 어떤 3D 반도체가 등장할 것인가.

필자는 최근 SK하이닉스의 HBM과 키옥시아의 3D NAND를 상대로 특허권을 주장하고 있는 Monolithic 3D, 이른바 M3D의 특허 포트폴리오를 검토했다. 처음에는 분쟁 대상 특허가 어떤 출원 계보를 거쳐 현재의 권리범위로 발전했는지를 확인하는 것이 목적이었다. 그런데 특허를 전체적으로 따라가자 다른 모습이 보였다. M3D가 개발해 온 기술은 HBM이나 3D NAND에 머물지 않았다. 3D NOR, 프로세서와 메모리의 수직 결합, 적층형 이미지센서와 마이크로디스플레이, 결함을 수리할 수 있는 3D 로직, 3D 반도체 설계자동화까지 다양한 기술이 장기간에 걸쳐 제시되고 있었다.

M3D가 풀려던 문제는 특정 메모리 제품이 아니었다

M3D 특허에서 반복되는 문제의식은 비교적 분명하다. 평면 위에서 트랜지스터 수를 늘리는 기존 방식만으로는 배선 길이, 데이터 이동, 전력소모와 메모리 병목을 해결하기 어렵다는 것이다. 이를 해결하기 위해 트랜지스터가 형성된 회로층을 여러 층으로 구성하고, 메모리·로직·센서·구동회로를 수직 방향으로 가깝게 배치하는 방안이 제시되었다.

M3D는 평면 반도체의 한계를 수직 집적을 통해 극복한다는 문제의식에서 출발한 기업으로 알려져 있다. 물론 이러한 창업 스토리만으로 실제 기술개발의 방향을 판단할 수는 없다. 중요한 것은 이후의 연구와 특허가 그 설명에 상응하는가이다.

포트폴리오를 살펴보면 M3D는 단순히 같은 발명의 청구항 표현을 바꾸는 데 그치지 않고, 3D 집적기술을 서로 다른 반도체 응용으로 확장해 왔다. 이 흐름을 보면 M3D가 3D 반도체를 하나의 메모리 제품이 아니라, 다양한 소자와 시스템에 적용할 수 있는 기술 플랫폼으로 바라봤다는 점을 알 수 있다.

메모리 자체를 새롭게 구성한 3D NOR

그중 하나가 3D NOR다. M3D는 2015년 10월 24일을 우선일로 하는 특허계열에서 수직으로 적층된 복수의 메모리층과 NOR형 셀 구조를 구체적으로 제시했다. 이 계열의 미국 특허 제12,120,880호, ‘3D Semiconductor Device and Structure with Logic and Memory’의 명세서에는 ‘NOR type 3D memory’, ‘3D universal memory’, 다면 ONO 구조를 이용한 NOR형 메모리와 복수 비트 저장방식 등이 상세하게 기재되어 있다. 다만 이 특허의 발명의 명칭과 독립항 자체가 3D NOR에만 한정된 것은 아니며, 3D NOR는 보다 넓은 3D 로직·메모리 구조에 포함된 주요 실시형태로 이해하는 것이 정확하다.

3D NAND가 다수의 메모리셀을 직렬로 연결해 저장밀도를 높이는 구조라면, NOR는 개별 셀이나 셀군에 상대적으로 직접 접근하는 데 장점이 있다. M3D는 이를 수직으로 확장하고, 채널의 여러 면에 게이트와 전하저장부를 배치해 하나의 구조에서 복수의 비트를 저장하는 방안까지 설명한다.

물론 3D NOR 자체가 M3D만의 개념은 아니다. Macronix도 2011년 우선일을 갖는 미국 특허 제8,630,114호, ‘Memory Architecture of 3D NOR Array’에서 3D NOR 어레이 구조를 제시한 바 있다. 중요한 것은 누가 3D NOR라는 이름을 처음 사용했느냐가 아니다. M3D가 HBM과 NAND 외에도 별도의 차세대 메모리 아키텍처를 지속적으로 연구해 왔다는 사실이다.

 

메모리를 쌓는 것을 넘어 컴퓨팅 구조를 바꾸다

M3D의 포트폴리오에서 더 주목할 부분은 프로세서와 메모리의 관계를 다시 설계하려는 시도다. 2015년 11월 7일을 우선일로 하는 미국 특허 제11,114,427호, ‘3D Semiconductor Processor and Memory Device and Structure’는 프로세서와 메모리를 복수의 수직 회로층에 배치한 3D 반도체 구조를 다룬다. 하부의 단결정 트랜지스터층에 복수의 프로세서를 배치하고, 그 위의 단결정 트랜지스터층에 메모리셀을 배치하면서 두 층 사이의 수직거리를 수 마이크로미터 이내로 구성하는 구조가 제시된다.

이는 완성된 DRAM 다이를 쌓아 대역폭을 높이는 HBM과는 출발점이 다르다. 연산장치와 메모리 사이의 물리적 거리를 줄이고, 데이터가 칩 내부를 이동하는 시간과 전력을 줄이려는 컴퓨팅 아키텍처에 가깝다.

최근 인공지능 반도체의 성능을 제한하는 핵심 문제 중 하나도 데이터 이동이다. 연산기의 성능을 높이는 것만으로는 충분하지 않고, 필요한 데이터를 얼마나 가까운 곳에서 빠르게 공급하느냐가 중요하다. M3D가 제시한 수직 프로세서–메모리 구조는 이 문제가 본격적으로 산업의 관심을 받기 전부터 3D 집적의 주요 활용방향으로 검토되었다는 점에서 의미가 있다.

물론 특허에 아키텍처가 제시되었다고 해서 곧바로 양산 가능성이 입증되는 것은 아니다. 층간 정렬, 열 관리, 전력공급, 제조수율과 비용이라는 과제를 해결해야 한다. 그러나 기술의 가치는 반드시 즉시 상용화되었는지로만 판단되는 것은 아니다. 시장이 향하는 문제를 얼마나 일찍 정의하고, 이를 해결할 구조를 구체적으로 제안했는지도 중요하다.

이미지센서와 마이크로디스플레이도 수직으로 바꾸다

M3D의 3D 기술은 메모리와 프로세서에만 적용되지 않았다. 2010년 10월 13일을 우선일로 하는 미국 특허 제10,679,977호, ‘3D Microdisplay Device and Structure’는 LED 구동회로가 형성된 단결정층과 복수의 LED 픽셀이 형성된 발광소자층을 수직으로 구성한 3D 마이크로디스플레이를 다룬다. 서로 다른 파장의 빛을 내는 복수의 LED층을 활용해 작은 면적에서 고해상도 디스플레이를 구현하려는 구조다.

같은 2010년 10월 13일 우선일을 갖는 미국 특허 제11,855,114호, ‘Multilevel Semiconductor Device and Structure with Image Sensors and Wafer Bonding’는 복수의 단결정 반도체층과 이미지센서층을 결합하고, 회로층 사이에 산화물 본딩을 적용한 다층 반도체 구조를 제시한다. 광을 감지하는 이미지센서와 신호처리를 담당하는 트랜지스터 및 회로를 서로 다른 층에 구성할 수 있는 구조다.

이러한 기술은 단순히 센서나 디스플레이를 위로 쌓는 데 목적이 있지 않다. 평면 구조에서는 같은 면적을 나누어 사용해야 했던 기능들을 서로 다른 높이에 배치함으로써 픽셀 면적과 회로 면적의 충돌을 줄이는 것이다. 메모리 저장밀도를 높이는 3D NAND와는 전혀 다른 방식으로 3차원의 가치를 활용한다.

적층 이후의 문제까지 특허로 확장하다

3D 반도체는 층을 많이 쌓는다고 완성되지 않는다. 한 층에서 발생한 결함이 전체 칩의 수율을 떨어뜨릴 수 있고, 어느 회로를 어느 층에 배치할지 결정하는 작업도 평면 반도체보다 복잡해진다.

M3D는 이 문제도 별도의 기술주제로 다뤘다. 2010년 12월 16일을 우선일로 하는 미국 특허 제11,482,440호, ‘3D Semiconductor Device and Structure with a Built-in Test Circuit for Repairing Faulty Circuits’는 내장 테스트회로를 이용해 결함이 발생한 회로를 확인하고, 프로그래머블 연결구조 등을 이용해 결함회로를 대체하거나 우회하는 3D 반도체 구조를 제시한다. 높은 집적도를 얻는 대신 커질 수 있는 수율 위험을 회로 차원에서 관리하려는 것이다.

2013년 4월 15일을 우선일로 하는 미국 특허 제11,030,371호, ‘Automation for Monolithic 3D Devices’와 후속 특허들은 3D 집적회로의 설계자동화를 다룬다. 로직과 메모리를 서로 다른 회로층으로 나누고, 기존 2차원 CAD 배치도구를 이용해 각 층의 회로를 배치한 뒤 층간 연결을 반영하는 방식이다. 반도체 구조만이 아니라 그 구조를 실제로 설계하기 위한 소프트웨어 영역까지 포트폴리오를 확장한 셈이다.

이 밖에도 포트폴리오에는 층간 연결의 고장에 대비한 중복 연결, 여러 층에 전원을 공급하는 구조, 적층으로 발생하는 열을 처리하는 구조와 웨이퍼 본딩 기술이 이어진다. 서로 무관한 발명을 모아 놓았다기보다, 3D 반도체를 실제로 구현할 때 필요한 소자·회로·설계·수율 문제를 여러 방향에서 풀어 온 모습이다.

M3D 특허는 무엇을 향하고 있었나

M3D의 특허 포트폴리오를 현재의 HBM과 3D NAND만 놓고 보면, 시장에서 성공한 제품에 맞추어 권리범위를 확장한 것처럼 보일 수 있다. 그러나 시야를 넓히면 다른 해석이 가능하다. 마이크로디스플레이와 이미지센서, 결함수리 구조가 제시된 데 이어 3D 반도체 설계자동화가 등장했고, 이후에는 3D NOR와 수직 프로세서–메모리 구조도 구체화되었다. 메모리에서 연산, 센서, 디스플레이와 설계기술로 3D 집적의 적용범위를 계속 넓혀 온 것이다.

이러한 포트폴리오가 곧 모든 특허의 유효성이나 침해 주장의 타당성을 보장하는 것은 아니다. 명세서에 제시된 기술이 실제로 어느 수준까지 구현되었는지도 별도의 검증이 필요하다. 다만 적어도 M3D의 특허가 처음부터 HBM과 3D NAND만을 겨냥해 만들어졌다고 보기는 어렵다. M3D가 개발하려 한 것은 특정 메모리 제품이라기보다, 평면 반도체의 한계를 넘어서는 다양한 3D 반도체였다고 보는 편이 자연스럽다.

그렇다면 제품을 제조하지 않고 특허 라이선싱과 권리행사를 사업으로 하는 M3D를 단순한 NPE로만 설명하는 것이 충분할까. 장기간 새로운 3D 반도체 구조를 개발하고 특허화해 왔다는 점까지 함께 살펴볼 필요가 있다.

HBM과 3D NAND는 현재 가장 성공한 3D 반도체다. 그러나 3D 반도체의 미래가 두 제품의 연장선에만 머물지는 않을 것이다. 앞으로의 경쟁은 메모리층을 더 높이 쌓는 것뿐 아니라, 로직과 메모리를 어떻게 결합할 것인지, 센서와 디스플레이를 어떻게 수직화할 것인지, 적층에서 발생하는 열과 결함을 어떻게 관리할 것인지로 확대될 가능성이 크다.

필자가 검토한 M3D의 모든 기술이 그 미래의 해답이 된다고 단정할 수는 없다. 다만 그 특허 포트폴리오는 한 가지는 분명하게 보여준다. 3D 반도체의 다음 장면은 HBM과 3D NAND만으로 설명되지 않는다는 것이다.

 

BLT 칼럼은 BLT 파트너변리사가 작성하며 매주 1회 뉴스레터를 통해 발행됩니다.
뉴스레터 구독신청

필자 소개
정태균 파트너변리사는 BLT 전략본부장으로 스타트업들의 IP전략, BM전략, 시장진출(GTM) 전략 수립을 지원하고 있습니다. 필자는 연세대학교 전기전자공학과를 졸업하고, 2011년 48기 변리사 시험에 합격했으며, 현재 여러 분야의 스타트업의 IP(특허, 상표, 디자인)업무 뿐만 아니라 비즈니스에 참여하여 성장을 지원하고 있습니다. 
 

원문 보러가기
#HBM #3DNAND #3D반도체 #AI반도체 #반도체특허 #반도체기술 #TSV #칩렛 #메모리반도체 #3DNOR #반도체패키징 #반도체설계 #반도체시장 #반도체R&D #특허 #특허전략 #특허포트폴리오 #반도체특허 #미래반도체 #지식재산권 #Monolithic3D #하이닉스 #sk하이닉스 #특허법인 #변리사